(19)国家知识产权局 (12)发明 专利 (10)授权公告 号 (45)授权公告日 (21)申请 号 202211027837.6 (22)申请日 2022.08.25 (65)同一申请的已公布的文献号 申请公布号 CN 115102701 A (43)申请公布日 2022.09.23 (73)专利权人 广州万协通信息技 术有限公司 地址 510400 广东省广州市白云区北太路 1633号广州民营科技园科盛路8号配 套服务大楼5层A5 05-63房 (72)发明人 张奇惠　刘曼　董文强　 (74)专利代理 机构 北京泽方誉航专利代理事务 所(普通合伙) 11884 专利代理师 徐濛 (51)Int.Cl. H04L 9/08(2006.01)H04L 9/40(2022.01) (56)对比文件 US 5530749 A,19 96.06.25 US 2022150065 A1,202 2.05.12 审查员 李红玲 (54)发明名称 多芯片数据加密解密处 理方法及装置 (57)摘要 本发明实施例公开了一种多芯片数据加密 解密处理方法及装置， 该方法包括： 确定当前传 输链路的延 迟信息以及发送端设备的性能信息； 根据所述延迟信息和所述性能信息确定芯片加 密模式， 不同的芯片加密模式对应使用不同数量 的安全芯片； 在所述芯片加密模式为第一模式的 情况下， 使用单个安全芯片进行传输数据的加 密， 并将加密数据发送至接收端设备； 在所述芯 片加密模式为第二模式的情况下， 使用两个安全 芯片进行传输数据的加密， 并将加密数据发送至 接收端设备。 本方案， 解决了相关技术中， 加密机 制不合理的问题， 在保证数据处理性能的前提 下， 进一步提升了数据安全性。 权利要求书2页 说明书8页 附图3页 CN 115102701 B 2022.12.20 CN 115102701 B 1.多芯片数据加密解密处 理方法， 其特 征在于， 包括： 确定当前传输链路的延迟信息以及发送端设备的性能信息； 根据所述延迟信 息和所述性 能信息确定芯片加密模式， 不同的芯片加密模式对应使用 不同数量的安全芯片， 其中， 包括根据所述延迟信息中记录的链路延迟数值和设置的延迟 阈值进行比对， 以及根据所述性能信息中记录的性能参数和预设参数进行匹配， 如果所述 链路延迟数值大于所述延迟阈值， 且所述性能参数匹配到低性能参数区间对应的预设参 数， 则确定使用单个安全芯片进行传输数据的加密， 如果所述链路延迟数值小于或等于所 述延迟阈值， 或者， 所述性能参数匹配到高性能参数区间对应的预设参数， 则确定使用两个 安全芯片进行传输数据的加密； 在所述芯片加密模式为第一模式的情况下， 使用单个安全芯片进行传输数据的加密， 并将加密数据发送至 接收端设备； 在所述芯片加密模式为第二模式的情况下， 使用两个安全芯片进行传输数据的加密， 并将加密数据发送至 接收端设备。 2.根据权利要求1所述的多芯片数据加密解密处理方法， 其特征在于， 所述使用两个安 全芯片进行传输数据的加密， 包括： 依次通过第一 安全芯片和第二 安全芯片进行传输数据的加密。 3.根据权利要求2所述的多芯片数据加密解密处理方法， 其特征在于， 所述方法还包 括： 如果检测到所述第 一安全芯片 或所述第 二安全芯片工作异常， 则停用第 二模式的加密 方式， 使用安全工作的安全芯片采用第一模式进行传输数据的处 理。 4.根据权利要求1所述的多芯片数据加密解密处理方法， 其特征在于， 所述方法还包 括： 在通过第一模式或第 二模式进行传输数据的加密过程中， 如果检测到满足模式切换条 件， 则将所述第一模式的加密方式切换至所述第二模式， 或者， 将所述第二模式的加密方式 切换至所述第一模式。 5.多芯片数据加密解密处 理装置， 其特 征在于， 包括： 信息确定模块， 配置为确定当前传输链路的延迟信息以及发送端设备的性能信息； 加密模式确定模块， 配置为根据所述延迟信息和所述性能信息确定芯片加密模式， 不 同的芯片加密模式对应使用不同数量的安全芯片， 其中， 包括根据所述延迟信息中记录的 链路延迟数值和设置的延迟阈值进行比对， 以及根据所述性能信息中记录的性能参数和预 设参数进行匹配， 如果所述链路延迟数值大于所述延迟阈值， 且所述性能参数匹配到低性 能参数区间对应的预设参数， 则确定使用单个安全芯片进行传输数据的加密， 如果所述链 路延迟数值小于或等于所述延迟阈值， 或者， 所述性能参数匹配到高性能参数区间对应的 预设参数， 则确定使用两个安全芯片进行传输数据的加密； 加密处理模块， 配置为在所述芯片加密模式为第一模式的情况下， 使用单个安全芯片 进行传输数据的加密， 并将加密数据发送至接 收端设备， 在所述芯片加密模式为第二模式 的情况下， 使用两个安全芯片进行传输数据的加密， 并将加密数据发送至 接收端设备。 6.一种多芯片数据加密解密处理设备， 所述设备包括： 一个或多个处理器； 存储安全芯 片装置， 用于存储一个或多个程序， 当所述一个或多个程序被所述一个或多个处理器执行，权　利　要　求　书 1/2 页 2 CN 115102701 B 2使得所述一个或多个处理器实现如权利要求 1‑4中任一项 所述的多芯片数据加密解密处理 方法。 7.一种包含计算机可执行指令的存储介质， 所述计算机可执行指令在由计算机处理器 执行时用于执 行如权利要求1 ‑4中任一项所述的多芯片数据加密解密处 理方法。权　利　要　求　书 2/2 页 3 CN 115102701 B 3